

Soluzione della prova scritta di Fondamenti di Elettronica del 17 settembre 2014, parte digitale

- 1) Si vede subito che $F=ABCD$.
- 2) Nella porta NAND, nella carica di caso peggiore abbiamo un solo pMOS, mentre nella scarica due nMOS in serie. Essendo $\epsilon=\beta'_n/\beta'_p=2$, dobbiamo avere $S_{p,NAND}=1$. Ogni ingresso va ad un solo nMOS e un solo pMOS, quindi $C_{IN} = 2C_{M1}$ con $C_{M1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 1.125fF$, che fornisce $C_{IN}=2.25fF$
- 3) Dato che per tutte le porte imponiamo tempo di salita uguale al tempo di discesa, possiamo semplicemente sommare i tempi di discesa. Nel caso del NAND abbiamo 2 nMOS in serie con $S_{n,NAND}=1$, mentre nel NOR un solo nMOS con $S_{n,NOR}$, indeterminato al momento. Quindi

$$t_{tot} = \frac{2C_x}{0.5\beta'_n V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{n,NOR} V_{DD}} F(V_T/V_{DD})$$

dove $F=2.2$. Affinchè la porta NOR abbia tempo di salita uguale al tempo di discesa di caso peggiore, deve essere $\beta'_n S_{n,NOR} = \beta'_p S_{p,NAND}/2$. Quindi $C_x = C_{M1} \cdot S_{n,NOR}(1+2\epsilon)$. Riscriviamo:

$$t_{tot} = \frac{2F}{\beta'_n V_{DD}} \left(\frac{C_{M1}(1+2\epsilon)S_{n,NOR}}{0.5} + \frac{C_L}{S_{n,NOR}} \right)$$

che minimizzata fornisce

$$S_{n,NOR} = \sqrt{\frac{C_L}{2(1+2\epsilon)C_{M1}}} = 3.$$

- 4) Dalla $S_{n,NOR}$ appena trovata segue che $C_x = 16.8fF$. Il ritardo è quindi

$$t_{tot} = \frac{2C_x}{0.5\beta'_n V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{n,NOR} V_{DD}} F(V_T/V_{DD}) = 740ps.$$

- 5) La potenza dinamica è data da:

$$P_d = C_L V_{DD}^2 f_{ck} P_F (1 - P_F) + 2C_x V_{DD}^2 f_{ck} P_x (1 - P_x).$$

con $P_F=1/16$ e $P_x=3/4$. Infatti C_L si carica e scarica secondo la tabella della verità di un AND a 4 ingressi, mentre le capacità C_x sono pilotate da NAND a 2 ingressi. Otteniamo quindi $P_d=24.3\mu W$

- 6) Per evitare corse critiche, la porte NAND sono realizzate con un blocco ϕ_n e la porta NOR con un blocco ϕ_p :

